논리회로 설계 및 실험 - 가산기와 감산기

논리회로 설계 및 실험 - 가산기와 감산기

논리회로 설계 및 실험 - 가산기와 감산기.hwp

본문 <각 사진마다 LED는 ☆로, 스위치는 ↑로 표시해 놓았습니다.> 7486 IC, 7408 IC 으로 구현한 가산기 회로 반가산기는 2개의 2진 입력과 2개의 2진 출력이 필요하다. 두 개의 2진입력이 되면 출력변수로 합(S)과 캐리(S)를 만든다. 예측 : A와 B입력 0과 0, 1과 1은 S는 0이 출력된다. 나머지는 모두 1이 출력된다. C는 1과 1을 입력한 것만 1이 출력되고 나머지는 모두 0이 출력된다. 결과 : 예측의 결과와 같게 나왔다. 부울대식 : A *B+A*B = S, A*B = C <완성사진> 00 01 10 11. <진리표> 캐리란 ! 반올림이 되는 수를 말한다. 즉 2진수 가산에서 1+1을 했을 때 캐리는 1이되고 합은 0이 된다. 7486 IC, 7408 IC, 7404 IC 칩을 사용해서 구현한 반감산기 회로 2진수의 감산은 보수에 의해 구할 수 있다. Y에 대한 2의 보수를 취한 후 A에 더하여 얻는다. 하고 싶은 말 열심히 작성하고 좋은 평을 받은 자료입니다. 좋은 참고 자료가 되길 바랍니다. 키워드 회로, 결과, 예측, 나머지, 개의, 가산기