디지털논리회로 4비트 덧셈뺄셈기 회로 구현

디지털논리회로 4비트 덧셈뺄셈기 회로 구현

[디지털논리회로] 4비트 덧셈뺄셈기 회로 구현.hwp

본문 1. 위의 논리 회로를 Gate level modeling 방법을 사용하여 Verilog 코드를 코딩하시오. Gate level modeling module Add_Subtraction input m; input 3:0 a,b; output 3:0 s; output c,v; wire 4:1 cn ; wire 3:0 n ; xor U1(n 0 ,m,b 0 ); xor U2(n 1 ,m,b 1 ); xor U3(n 2 ,m,b 2 ); xor U4(n 3 ,m,b 3 ); FA U5(s 0 ,cn 1 ,a 0 ,n 0 ,m); FA U6(s 1 ,cn 2 ,a 1 ,n 1 ,cn 1 ); FA U7(s 2 ,cn 3 ,a 2 ,n 2 ,cn 2 ); FA U8(s 3 ,cn 4 ,a 3 ,n 3 ,cn 3 ); xor U9(v,cn 4 ,cn 3 ); buf U10(c,cn 4 ); 하고 싶은 말 키워드 회로, 비트, 덧셈, 비트, 덧셈뺄셈기